## **EUROPEAN PATENT OFFICE**

## **Patent Abstracts of Japan**

PUBLICATION NUMBER

58105497

**PUBLICATION DATE** 

23-06-83

APPLICATION DATE

17-12-81

**APPLICATION NUMBER** 

56204246

APPLICANT: TOSHIBA CORP;

INVENTOR: OCHII KIYOBUMI;


INT.CL.

G11C 29/00 G11C 17/00 H01L 27/10

TITLE

: SEMICONDUCTOR INTEGRATED

CIRCUIT



 $(\ )$ 

ABSTRACT: PURPOSE: To increase the reliability, by obtaining a binary output without flowing at alltimes a current to a nonvolatile storage element for a semiconductor integrated circuit having the redundant function and can switch a normal circuit to a spare circuit in case the normal circuit is faulty.

> CONSTITUTION: For this semiconductor integrated position, a fuse element F made of polysilicon is inserted between the point of application of a power supply VD and an output terminal Out, an MOSFETQE1 of an enhancement mode for program is Inserted between the terminal Out and an earth, and another enhancement mode MOSFETQE2 is inserted between the terminal Out and the earth. Furthermore a pulse generating circuit 10 which delivers the pulse signal of a prescribed pulse width of level 1 after the application of a power supply is provided along with a tatch circuit 20 which stores the signal of the terminal Out, With such an IC, the current flows to the element F as long as the element F is not fused only when the pulse signal is applied to the MOSFETQE2 from the circuit 10 to turn on the MOSFETQE2.

COPYRIGHT: (C)1983, JPO& Japio

### (9) 日本国特許庁 (JP)

①特許出願公開

## 四公開特許公報(A)

昭58-105497

⊕Int. Cl.<sup>3</sup>

識別記号

庁内整理番号 7922--5B 43公開 昭和58年(1983)6月23日

G 11 C 29/00 17/00 H 01 L 27/10

6549—5B 6655—5F

発明の数 1 審査請求 未請求

(全 7 頁)

#### **99半導体集積回路**

②特 顧 昭56—204246

**②**出

頭 昭56(1981)12月17日

⑫発 明 者 岩橋弘

川崎市幸区小向東芝町1番地東京芝浦電気株式会社トランジス タ工場内 ⑩発 明 者 落井清文

川崎市幸区小向東芝町1番地東 京芝浦電気株式会社トランジス タ工場内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地。

個代 理 人 弁理士 鈴江武彦

外2名

**月** 

1. 発明の名称

半導体集積回路

## 2. 特許被求の範囲

(1) 一方を位供数据と出力増との間に挿入されば、 一方を位供数据と出力増との間に挿入されば、 本が開発的に変化する不確認とはは「 本が、 上記している。 上記している。 は、 ないののが、 ないののが、 ないのが、 ないのが、 ないのが、 ないのが、 ないのが、 ないのが、 ないのが、 上記の上記のようなが、 というのは、 上記の上記のようなには、 は、 は、 は、 ないのは、 ないのに、 ないのに

② 部紀不備発性配鑑素子がポリンリョンに よって存成されているフェーズ素子である特許 網束の範囲第1項に記載の学等体条板回路。

(別 前記半導体集機回路は正規メモリ回路を よび予備メモリ回路を備えた半導体メモリ内に 形成され、正規メモリ図路内に不良メモリが発生した際に不良メモリを予備メモリ回路内のメモリと交換する場合に用いられる交換制御信号として前記出力機の信号を記憶する手段からの信号を用いるようにした特許課求の範囲第1項に記載の半導体集後回路。

#### 8.発明の評細な説明

#### 発明の技術.分野

との発明は正規回路が不具合な場合に予備回路に切換えるととのできる欠長機器能を持つた 半球体集積回路にかいて、正規回路が不具合を 場合に予備回路に切換える際の切換制解信号と して用いられる信号を発生する半導体集積回路 に関する。

#### 発明の技術的背景・

最近、半導体無機回路、特に半導体メモリに おいては、正規のメモリセル回路と予備のメモ リセル回路を予め形成しておき、製造時に正規 のメモリセル回路内に不良ビットがあつた場合 にはとの不良ビット部分を予備のメモリセル回

特別第58-105497(2)

第1級は上記予備のメモリセル回路が形成されている半導体メモリのプロンク構成図である。 第1型にかいて、1はアドレス値号が与えられるアドレスパンファであり、このアドレスパンファファンファンスティンファンスティーダ2

および予備のアドレスデコーダミに並列的に与 えられる。正規のアドレスデコーメミのデコー ド出力は正規のメモリセル回路なに与えられ、 とのデコード出力によつて正規のメモリセル回 路4内の1つあるいはそれ以上のメモリセルが 選択され、この後、この選択されたメモリセル にデースが記憶されたりデースが終み出された りする。また、上記正規のアドレスデコーダス は予備のアドレスデコーダミからの出力によつ てそのデコード曲作が創御される。予備のアド レスデローダるのデコード出力は干備のメモリ セル回路まに与えられ、このデコード出力によ つて予備のメモリセル回路を内のメモリセルが 当択され、との後、との選択されたメモリホル にテータが記憶されたりデータが統分出された りする。また、上記予備のアドレスデコーダま の出力は、正規のアドレスデコーダ2のデコー ド動作を飼御するための信号としても出力され る。さらに上記予備のアドレスデョーダミのデ コード動作は、正規のメモリセル回路1内に不

**点のピットがあり、この不良部分を予備のメモ** リセル団路を内のメモリセルと交換する際に、 メモリセル交換のための情報が予め不揮発性観 個素子に書き込まれている交換部製作号発生等 ずから出力される交換制御信号によつて観報で れる。ナなわち、このようを株成の半等作メモ りだかいて、正規のメモリセル回路も化不良と ットがなければ交換器制信号は出力されず、正 規のフドシスダコーダミのみが動作して正規の メモリセル四路4内のメモリセルがアクセスさ れる。一方、正規のメモリ回略4内に不良ピツ トがあれば、この不良ピットを含む行るるいは 列アドレスに相当するプコード出力が得られる ように予め予値のアドレスデコーメるをプログ ラしてかくとともに、交換制御信号発生部 4 か ら 1 レベルまたは C レベルの交換循導信号が得 られるように前記不揮発性記憶気子をプログラ ムしてかく。 したがつて、いま アドレスパッフ ア」で正規のメモリセル国略4の不良ピットを 含む行または列プドレスに対応する出力が得ら

れると、子偏のアドレスデコーダミによって子 偏のメモリセル関係を内のメモリセルが選択される。さらにこのときの子偏のアドレスデコー ダミのデコード出力によって正規のアドレスデコー メニのデコード動作が停止され、正規のメ モリセル関略 4 はアクセスされない。とり を操作によって、正規のメモリセル国路 5 と交換され るものである。

M 8 P E T Q D の ゲートは アース点に接続するようにしたものである。また、第 2 図 (b) K 示す回路は、電源 V D 印加点と出力進子 O m b と O m は C アラム用のエンハンスメントモードの M O 8 P E T Q D を F L と O M O 8 P E T Q D を F L と O M O 8 P E T Q D を F L と M O 8 P E T Q D の が ートには M O 8 P E T Q D の ゲートは出力 畑子 O m b に 接続するようにしたものである。

第2図(4)の国路において、フューズ素子を必 ※断されていないとき、出力選子 Out のレベル は単のB PLETT (4) a とフューズ素子を包括技比 によつて 1 レベルに保たれている。一方、 減のまかまTT (4) a のゲートに 1 レベルのプログラ ム信号を与えると、この a のまで Q a が オンしてフューズ素子をに大きな電流が廃れ、 このときに発生するシュール時によつてフュー

コーダミのデコード動作は停止され、たとえば 1 レベルのときにデコード動作が行なわれる。

このようをデコード国路では、たとえば前記 正規のメモリセル国路 4 のメモリセルのうちアドレス人。 二人 8 = ---- 二人 8 = 0 化対応するものが不良の場合には、このアドレスに相当するデコード出力が得られるように各フューズ素チャ 8 がアログラム、すなわら 3 - --- 3 = セゲート入力とする 3 のままます 9 か得所される。

#### 特別成58-105497(3)

メステアが落断される。フューメネテアが落断されると、信号Pは存び、レベルとをつては08アはアマトオフレ、今度はMOFFを介して出力増子OstがOokがでして、上記出力増チOstがの信号、すなわち前記をには予備のアドレスがコードまのデコード動作は存むれる。

## 世景技術の問題点

ととう発生のは、(a)に示す後来来で、(b)に示す後来来で、(c)になるを発生のでは、のでは、(c)になるを発生のでは、(c)になるを発生が、(c)には、(c)になるが、(c)には、(c)

## したがつて、この発明の目的とするところは、 不揮発性記憶業子を用いて二便の出力を得るこ とのできる信頼性の高い単導体集積回路を提供

さるととにある。

#### 発明の数異

この発現の半導体集機顕微は、電源と出力機

以下図面を参照してこの発明の実施例を説明する。等も図はこの発明の原理を説明するための回路は、電級VD印加点(一方電位供給港)と出力選子 Out との間にポリンリコンによつて需成されたフェーズ素子を発入し、出力選子 Out とアース(他方電位供給料)との間にプログラム用のエンペンスメン

れることがなく。信頼性を高くすることができる。また、フューズ果子Fが搭断されているからかの情報、すなわち前配プログラムの情報は、MOBFBT QBIがオンしている時の出力強子Outの個号をラフチ回路はのが配慮保持しているため、強のKBFBT QBIは未と回接、フューズ素子Fを存断するためのものであり、存断時に1レベルとなるプログラム信号Fが与えられる。

第5回はこの発明の一実施側の構成を示す回路の一実施側の構成をは、他間のであり、前記ペルス発生回路10は、他間であり、前記の間に直列でしたが、12との間には、一方の出力は以びます。これの出力は以びます。これのの出力は以びます。これののは、前記のインペータ12の形では、出力を行うに、のは付と上記インペータ12の形では、上記一方のNOE

指篇暗58-105497(4)

トモードのMOBPETQIIを授入し、かエンスのMOBPETQIIを授入している。かなエスをのMにもう1つを指入のでは、カンスとのMにもう1でを担ける。MICAを受ける。MICAを受けるのでは、MICAを受ける。MICAを受けるのでは、MICAを受ける。MICAを受けるのでは、MICAを受ける。MICAを受けるのでは、アファックを受ける。MICAを受ける。MICAを受ける。MICAを受ける。MICAを受ける。MICAを受けるのでは、アファックを受ける。MICAを受けるのでは、MICAを受けるのでは、MICAを受けるのでは、MICAを受ける。MICAを受けるのMICAを受ける。MICAを受けるのMICAを受けるのでは、MICAを使うるのでは、MICA

このようを回路では、フューズ素子を水香町されていない場合にこのフューズ素子を次電流が流れるのは、ベルス発生回路(10から MOSPETQzzがオンするとをである。したがつて、従来のようにフューズ素子をには常野電流が流れることはないので興まつて海町さ

ゲートは1の出力をゲート入力とし出力増子 Ontとアースとの間に挿入されたエンハンスメ ントモードのMOBPETQxxとから構成されている。

一方、子が以りまPETQBIKよつてフェーメ素子をが待断されているとき、MOSFBTQzz がオンすると、出力囃子 Out はりレベルに放業 される。このとき、N Bゲートままの出力は インベータ 1 3 からの 1 レベル出力に上つて 0 レベルにたつているため、 N B グート 3 1 の 出力は 1 レベルがなる。 また N O B グート 3 1 の 1 レベル出力によつて M O B F E T Q st が オンし、との 使、出力 横子 O st は この MO B F E T Q st に よつて 0 レベルに保持される。 そして インバータ 1 3 の 出力が 0 レベルに戻つて も N O B グート 2 1 の 出力は 1 レベルの まま 保持される。

このようにして上記来施例回路では、電車を 投入した後にフェーズ素子Fが移断されている か否によつて1レベルまたは 0 レベルの信号が 出力される。

那6 図はこの発明の他の実施例の構成を示す 関路図であり、上記銭施例回路とはラッチ回路 20の構成が異なつている。すなわち、ラッチ 回路 20は、直列接続された2個のインペータ 24、25 と、この一方のインペータ 4 4 0 入 力側と出力端子 Out との間に挿入され伝達ゲートとして用いられるエンペンスメントモードの MOSPET Queと、上記インペータ 4 4 0 入

(

Ost から分離されるとともに、今度は
MOSFET Queがオンしてインバータネ5の 川力がとのMOSFET Queを介してインパータス 5の カスカ似に戻されるため、インバータス 5の出力はいままでの信号と同じレベルの信 サに保持される。

したがつて、この実施例回路でも、就像 V D を投入した後にフェーズ案子をの状態に死じて 1 レベルまたは 0 レベルの信号が出力される。

抖除班58-105497(5)

力側とインパータミミの出力側との間に挿入され低速が一トとして用いられるエンハンスメントモードの M O S P B T Q Bi と、パルス発生回路 1 0 円のインバータミミの出力を反転するもう1 つのインバータミ 6 とから書成され、

MOSPETQESのゲートには即記インパータ 13の出力が、MOSFETQESのゲートには 上記インパータ26の出力がそれぞれ与えられる。

このような構成において、ベルス発生回路10から1レベルのバルス個号が出力されている場間ではMOSFETQpaがオンし、出力端子 Out の信号がフェーズ素子での状態によつて 0 レベルまたは1レベルに設定される。このとを MOSFETQBi もオンするために、出力信号 Out における信号はインパータ 2 6 . 2 5 によつて 個次反駁され、インパータ 3 5 の出力として出力端子 Out と同じレベルの信号が符られる。次にベルス借号の出力期間が段をとすると、MOSFETQpaがオフして、インパータ 3 4 の入力傾は出力端子

NORゲート21の出力信号レベルは、フェー・メネ子下の同じ状態に対して、第5図の実施例とは反対レベルとなる。

なか、この発明は上記実施例に限定される。 のではなく、たとえばフューズ杂子では MOPETQEIを用いて咨断する場合について 説明したが、これはレーザ光線等のエネルギー 線を照射するととによつて器断するようにして もよい。そしてとの場合にはMOSFETQzi 仕不挺である。さらにフューズ杂子Fの代りに MNOB。FAMOS等の不採先性能能差子を 用いてもよく、姿するに両端間のインピーダン スが不復発的に変化するようなものであればフ ユーメ素子Fの代りに使用することができる。 またポリシリコンによつて作られたフューズ素 子を使用する場合、初期状態では海抵抗状態に して峇断されたときと同じ状態にし、その後、 レーザナニールして低扱抗化し軽断されていた い状態と同じ状態にするようにしてもよい。

さらに蘇蛇パルス先生四路!のは、雀魚VD

の立上り方に条件を特たない第8回に示すよう な典心の回路を使用してもとい。

#### 毎男の効果

以上説明したよりにこの発明によれば、不輝 特性記憶楽子を用いて二位の出力を得ることのできる信息性の高い半導体条故回路を提供することができる。


### 4.個軍の制単な説明

第1図は予備のメモリセル国路が形成された 中球体メモリのプロック構成図、第2図(a),(b) は上記学等体メモリの一部国路の従来の構成を 示す回路図、第8図は上記学等体メモリの他の 部分の解放を示す図路図、第4図はこの発明の 思想を説明するための国路図、第5図をいし第 7図はせれぞれこの発明の各类施例の構成を示 す回路図、第8図は新4図中のボルス発生回路 の他の例を示す回路図である。

1…アドレスパッファ、パギ… 正規のアドレス ザコーダ、す… 子偶のアギレスデコーダ、 4 … 正黒のメモリセル回路、 5 … 予備のメモリセル

#### | 特謝磁58~105497(6)

#### 出版人代理人 升理士 鈴 红 飲 夢



-542-

 $\zeta$ 

# 特謝磁58-105497 (7)

